Die Zunahme von komplexen Computersystemen im täglichen Leben und die steigende Anzahl an integrierten Schaltungen in moderenen Industrieanwendungen, Unterhaltungs- und Haushaltselektronik sowie in hochspezialisierten Schaltungen erhöhen die Anforderungen an Energieeffizienz und verlangen nach innovativen Ansätzen für das Power Management derartiger Systeme. Die Power Management Einheit (PMU) stellt dabei selbst ein komplexes analog/digitales System dar, welches viele Aufgaben übernehmen muss, wie zum Beispiel dynamisches Power Management, Laden und Ãberwachen von Batterien, zur Verfügungstellung von verschiedenen internen Spannungen für verschiedene Leistungsklassen, Schutzbeschaltungen, etc.. Gleichspannungswandler sind ein integraler Bestandteil der PMUs moderner elektronischer Geräte. Diese Arbeit konzentriert sich dabei auf die Modellierung sowie auf den Entwurf digitaler Regelalgorithmen und deren effiziente Implementierung, für genau solche Gleichspannungswandler.
In vielen Fällen werden Gleichspannungswandler mit einer konstanten Schaltfrequenz betrieben um zum Beispiel einen konstanten spektralen FuÃabdruck zu hinterlassen. Nichsdestotrotz ist es in vielen Anwendungen zulässig die Schaltfrequenz für einige Zyklen zu verändern um etwa rascher auf Lasteinflüsse reagieren zu können. Der Ansatz, die Schaltfrequenz anzupassen, wurde als Kernkonzept identifiziert, um die transiente Performance von geschaltenen Gleichspannungswandlern weiter zu optimieren.
Um diesen Ansatz systematisch verfolgen zu können, werden Modelle benötigt, welche das dynamische Verhalten der Konverterschaltung unter variabler Schaltfrequenz beschreiben. In dieser Arbeit wird ein Modellierungsansatz vorgestellt, welcher genau dies leistet. Die vorgeschlagenen Modelle beschreiben das gemittelte und linearisierte Kleinsignalverhalten von Wandlerschaltungen unter veränderlicher Schaltfrequenz. Im Anschluss an die Modellbi werden drei systematische Reglerentwürfe präsentiert, welche das gewonnene Zusatzwissen ausnützen. Zwei der drei Reglersysteme wurden in Hardware implementiert. Zum einen wurde ein digitaler paralleler Mehrschleifen-PID (proportional-integral-derivative) Regler als ASIC (application-specific integrated circuit) in einer 0.13 um CMOS Technologie implementiert und zum anderen wurde ein digitaler Zustandsregler auf einer FPGA (field-programmable gate array) Plattform realisiert. Die Implementierung des Mehrschleifen-PID Reglers wird in aller Tiefe ausgeführt.
Beide Reglersysteme wurden messtechnisch verifiziert und ausgewählte Ergebnisse werden in dieser Arbeit vorgestellt. Es konnte gezeigt werden, dass eine signifikante Leistungssteigerung bei Gleichspannungswandlern möglich ist, wenn man eine veränderliche Schaltfrequenz zulässt und sich diese zusätzlich systematisch zunutze macht.